JEDEC（固态技术协会）近期发布了JESD270-4 HBM4高速存储器标准，旨在满足人工智能（AI）工作负载、高性能计算（HPC）和高级数据中心环境的需求。HBM4延续了HBM系列的垂直堆叠DRAM芯片设计，并在HBM3的基础上进行了改进，提升了带宽、效率和设计灵活性。
HBM4的关键升级包括每个堆栈的独立通道数量翻倍，从16个增至32个，以及通过2048bit接口提供高达8Gb/s的传输速度，每个通道拥有两个伪通道，总带宽可达2TB/s。此外，HBM4支持4层、8层、12层和16层DRAM芯片堆栈，密度可达24Gbit或32Gbit，提供64GB的更高立方体密度。在能效方面，HBM4引入了对一系列供应商特定电压电平的支持，包括0.7V、0.75V、0.8V或0.9V的VDDQ选项，以及1.0V或1.05V的VDDC选项，以降低功耗并提高能效。
HBM4保持与现有HBM3控制器的兼容性，简化了采用过程，并允许更灵活的系统设计。同时，HBM4集成定向刷新管理（DRFM），增强行锤缓解能力，并支持更强大的可靠性、可用性和可维护性功能（RAS）。HBM4的架构变化包括命令总线和数据总线的分离，以增强并发性并降低延迟，同时采用了全新的物理接口并改进了信号完整性，支持更快的数据速率和更高的通道效率。
HBM4的开发得到了包括三星、美光和SK海力士在内的主要行业参与者的合作与贡献，预计这些公司将在未来展示兼容HBM4的产品，三星计划在2025年开始生产，以满足AI芯片制造商和超大规模计算厂商的需求。HBM4标准的推出旨在通过概述下一代内存技术的规范来满足AI模型和HPC应用对计算资源的需求。
