面对先进制程技术挑战　ALD设备商如何因应？

原子层沉积(ALD)设备供应商 ASM 资深技术产品经理 Mohith Verghese ，针对ALD设备相关技术在先进制程──以及FinFET──世代面临的挑战提出看法。

问：高介电常数(High-k)金属闸极应用于先进CMOS技术的关键挑战为何？

答：高介电常数/金属闸极 (HKMG) 技术的引进是用来解决标准 SiO2/SiON 闸极介电质缩减所存在的问题。虽然使用高介电常数介电质能够持续缩减等效氧化物厚度 (EOT)，整合这些材料需对 NMOS 及 PMOS 元件采用不同的金属闸极。

为了以最低临界电压(从而为最低功率)操作元件，NMOS 元件必须使用低工作函数金属而 PMOS 元件则必须使用高工作函数金属。即便有许多种金属可供挑选，但其中仅有少数具有稳定的高介电常数介面，并且大部份金属其工作函数会随着厚度及热预算改变而偏移。因此，业界已在使用高介电常数/金属闸极技术时，广泛选用替换闸(RPG)制程以紧密控制金属工作功函数以及所产生的元件临界电压。

TiN 为工作函数较高的金属，其在高介电常数介电质上稳定，因而可用来当作 PMOS 的闸极。然而，对于 NMOS 而言，大部份低工作函数的金属(铝、钛等)在高介电常数材料上非常不稳定，会有漏电流及可靠度的问题。迄今为止，NMOS 元件的解决方案是采用控制掺杂金属扩散，例如将铝掺入闸极介电质上的 TiN 层。

由于纯金属 ALD 有其难度，故标准平面 HKMG 技术结合 ALD (HfO2、TiN、TaN)与 PVD (Al、Ti)薄膜以设定适当的元件临界电压。厚度及热预算必须严密控制以确保晶粒与晶圆有良好的可变性。随着业界转移到 FinFET (鳍式场效电晶体)技术，阶梯覆盖率的需求更具挑战性。

纯金属 PVD 不再列入考虑，有必要引进新的 ALD 金属以确保元件临界电压可设定妥当。闸极堆叠中的 ALD 金属薄膜不仅要设定正确的工作函数，同时也要有 100% 的阶梯覆盖率、低电阻率以及更重要的是，在元件内妥善整合而没有可靠度衰减的问题。

问：在高介电常数金属闸极沉积制程中，ALD 提供非常好的薄膜品质。但其沉积率较低。身为设备供应商，AS将如何改良沉积率？ALD 在薄膜品质与沉积率方面是否优于 MOCVD ？

答：在理想的 ALD 制程里，薄膜生长完全控制于表面。前导物 (precursor) 以脉冲方式送入反应器时，将与所有可用的反应位置 (reactive site) 发生作用，直到反应位置耗尽。表面若无反应位置则将中止薄膜生长。

因此，ALD 薄膜生长的确可一次一原子层地受到控制。这与 MOCVD 不同，其生长主要由前导物之浓度与流量以及沉积制程的温度与压力所控制；尽管 ALD 沉积率可能慢(一般低于每个周期1埃)但可藉由适当的反应器及前导物递送设计而最佳化周期。

随着适当的反应器设计，ALD 制程的产出量确实比得上 MOCVD　，尤其是对于薄膜而言。对于某些薄膜，ASM 已展示高达每分钟 200 埃的单一晶圆 ALD 沉积率。另外，藉由新批样及微批量工具设计，较低产出量的问题得以解决。

然而，要注意的是，许多 ALD 制程实际运作时，在薄膜中将有 CVD 成份，理由在于脉冲式补充前导物时，反应器内将存在未净化的前导物。这可能是因为 ALD 反应器设计不良或为了极度缩短ALD 周期所致。通常，制程工程师会最佳化ALD 制程而混合正确的 CVD 与 ALD 成份用量，从而增加产出量，同时也保持优越的阶梯覆盖率及ALD 薄膜的薄膜品质。

原子层沉积(ALD)设备供应商 ASM 资深技术产品经理 Mohith Verghese ，针对ALD设备相关技术在先进制程──以及FinFET──世代面临的挑战提出看法。

问：高介电常数(High-k)金属闸极应用于先进CMOS技术的关键挑战为何？

答：高介电常数/金属闸极 (HKMG) 技术的引进是用来解决标准 SiO2/SiON 闸极介电质缩减所存在的问题。虽然使用高介电常数介电质能够持续缩减等效氧化物厚度 (EOT)，整合这些材料需对 NMOS 及 PMOS 元件采用不同的金属闸极。

为了以最低临界电压(从而为最低功率)操作元件，NMOS 元件必须使用低工作函数金属而 PMOS 元件则必须使用高工作函数金属。即便有许多种金属可供挑选，但其中仅有少数具有稳定的高介电常数介面，并且大部份金属其工作函数会随着厚度及热预算改变而偏移。因此，业界已在使用高介电常数/金属闸极技术时，广泛选用替换闸(RPG)制程以紧密控制金属工作功函数以及所产生的元件临界电压。

TiN 为工作函数较高的金属，其在高介电常数介电质上稳定，因而可用来当作 PMOS 的闸极。然而，对于 NMOS 而言，大部份低工作函数的金属(铝、钛等)在高介电常数材料上非常不稳定，会有漏电流及可靠度的问题。迄今为止，NMOS 元件的解决方案是采用控制掺杂金属扩散，例如将铝掺入闸极介电质上的 TiN 层。

由于纯金属 ALD 有其难度，故标准平面 HKMG 技术结合 ALD (HfO2、TiN、TaN)与 PVD (Al、Ti)薄膜以设定适当的元件临界电压。厚度及热预算必须严密控制以确保晶粒与晶圆有良好的可变性。随着业界转移到 FinFET (鳍式场效电晶体)技术，阶梯覆盖率的需求更具挑战性。

纯金属 PVD 不再列入考虑，有必要引进新的 ALD 金属以确保元件临界电压可设定妥当。闸极堆叠中的 ALD 金属薄膜不仅要设定正确的工作函数，同时也要有 100% 的阶梯覆盖率、低电阻率以及更重要的是，在元件内妥善整合而没有可靠度衰减的问题。

问：在高介电常数金属闸极沉积制程中，ALD 提供非常好的薄膜品质。但其沉积率较低。身为设备供应商，AS将如何改良沉积率？ALD 在薄膜品质与沉积率方面是否优于 MOCVD ？

答：在理想的 ALD 制程里，薄膜生长完全控制于表面。前导物 (precursor) 以脉冲方式送入反应器时，将与所有可用的反应位置 (reactive site) 发生作用，直到反应位置耗尽。表面若无反应位置则将中止薄膜生长。

因此，ALD 薄膜生长的确可一次一原子层地受到控制。这与 MOCVD 不同，其生长主要由前导物之浓度与流量以及沉积制程的温度与压力所控制；尽管 ALD 沉积率可能慢(一般低于每个周期1埃)但可藉由适当的反应器及前导物递送设计而最佳化周期。

随着适当的反应器设计，ALD 制程的产出量确实比得上 MOCVD　，尤其是对于薄膜而言。对于某些薄膜，ASM 已展示高达每分钟 200 埃的单一晶圆 ALD 沉积率。另外，藉由新批样及微批量工具设计，较低产出量的问题得以解决。

然而，要注意的是，许多 ALD 制程实际运作时，在薄膜中将有 CVD 成份，理由在于脉冲式补充前导物时，反应器内将存在未净化的前导物。这可能是因为 ALD 反应器设计不良或为了极度缩短ALD 周期所致。通常，制程工程师会最佳化ALD 制程而混合正确的 CVD 与 ALD 成份用量，从而增加产出量，同时也保持优越的阶梯覆盖率及ALD 薄膜的薄膜品质。